详见https://mp.weixin.qq.com/s/1_iQSD-bKAgxh9GkuYuOFQ
有意的同学请尽快加谢老师微信发简历
IC后端设计工程师（工作地：西安、深圳、南京、上海）
• 与前端设计团队合作，负责复杂芯片的时钟、复位、电源的布局规划；
• 负责从Netlist到GDSII的物理设计，包括布局布线、形式验证、静态时序分析、物理验证、功耗分析、串扰分析等工作，完成投片；
• 负责先进工艺节点的库及流程的研究，提升物理设计方法学研究，搭建自动化设计平台；
DFT工程师（工作地：深圳、南京）
• 负责芯片的可测性设计(DFT)方案的构架设计与优化，包括时钟、复位、IO复用、低功耗等，负责DFT方案模组化开发；
• 负责从RTL到NETLIST的设计，包括MBSIT、SCAN、ATPG、形式验证、仿真验证、时序分析，功耗分析等；
• 负责DFT向量交付，支持芯片量产测试与先进工艺节点分析等，负责芯片故障诊断与良率提升分析；
• 负责先进DFT设计方法学（车轨、3D封装测试等）研究，负责先进DFT流程的研究，负责DFT自动化平台开发；
工艺库开发工程师（工作地：西安、成都）
1、先进工艺Foundation IP(Memory/Stdcell/定制电路)的数模混合设计开发；
2、开发内容包括电路设计, 版图设计, 特征化建模, QA验证, 可靠性良率, Testchip设计, 测试,CAD自动化等；
3、与业界合作伙伴联合开发探索先进工艺下Foundation IP设计方法学；
4、开发Foundation IP设计自动化平台；
5、在丰富产品需求的驱动下, 实现PPAY(低功耗, 高速, 高密度, 高良率) 的精准优化, 提供具有核心竞争力的自研Foundation IP；
